英特尔:半导体技术进入“超异构”时代

欢迎来到光耦网! | 免费注册

主页 > 行业资讯 > 英特尔:半导体技术进入“超异构”时代

英特尔:半导体技术进入“超异构”时代

作者:Shawn 发布时间:2019/3/29 来源:中国信息产业网 浏览量:267 相关关键词: 半导体 “超异构”时代 英特尔

      在今日举办的“英特尔公司中国媒体分享会”上,英特尔中国研究院院长宋继强提出了“超异构计算”概念。在万物互联所带来的数据洪流推动下,对处理器的性能提出了更高的要求,且更具灵活性。传统上,半导体公司单纯发展先进工艺制程,或者封装技术,或者架构改善,均不足以满足用户的需求,半导体的发展需要整合而不能用层面的技术加以应对。同时,宋继强表示,英特尔在制程、架构、内存、互连、安全、软件等多个层面均具有领先优势,面对海量数据处理的需要,可以提供多样化的标量、矢量、矩阵和空间架构组合,以先进制程技术进行设计,颠覆性内存层次结构提供支持,通进先进封装集成到系统中,使高速的互连技术进行超大规模部署,提供统一的软件开发接口以及安全功能。

      异构计算技术20世纪80年代就已经诞生了。传统上的异构,是将CPU、DSP、GPU、ASIC、FPGA等各种计算单元、使用不同的类型指令集、不同的体系架构的计算单元,组成一个混合的系统级芯片(SOC),或者在PCB板上实现不同处理器的整合,以执行特殊的计算。

今日,英特尔提出了“超异构计算”,其在一定程度上可以理解为通过封装技术实现模块级的芯片系统集成。2018年底,英特尔在“架构日”上发布“Foveros”的3D封装技术。“超异构计算”正是以该技术为基础,能够将多个小芯片(Chiplet)装配到一个封装之中。相比系统级封装(SIP)只能实现逻辑芯片与内存集成,“Foveros”可以实现逻辑芯片与逻辑芯片间的集成。同时芯片间的传输速度更快。

      在活动现场,宋继强展示了一颗采用“Foveros”封装芯片的结构图,集成了多颗10nm的大芯片和14nm小芯片,同时上层堆叠DRAM,下层堆叠Cache缓存及I/O芯片。可以在三维空间提高晶体管密度和多功能集成,为计算力带来指数级提升。

      当然,除了制程与封装上的改进之外,英特尔提出的“超异构计算”,在架构的灵活性组合部署上也有创新,可以实现CPU、FPGA、GPU等处理器的组合,以及不同工艺的组合。另外,内存上也有改进。内存带宽限制也会影响运行速度,英特尔通过将封装内存芯和傲腾技术相结合,填补内存层级中的空白,在更靠近硅芯片的地方提供带宽。

      另外,英特尔还提供了全面的互连产品,包括在祼片间实现互连,从而实现大规模的异构计算。同时可以提供从端到端的安全性。在软件方面,英特尔创建了统一的软件架构,可进一步简化并延伸整个堆栈中的应用开发。总之,英特尔正在为“超异构计算时代”的到来做好准备。

行业资讯

产品索引 :